PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-335510

(43)Date of publication of application: 22.12.1995

(51)Int.Cl.

H01L 21/02

(21)Application number: 06-127639

H01L 21/66

(22)Date of filing:

09.06.1994


(71)Applicant: HITACHI LTD (72)Inventor: SAKATA MASAO

ISHIHARA KAZUKO SHIMOSHA SADAO

(54) SEMICONDUCTOR DEVICE, SUPPLY OF ITS IDENTIFIER AND DEFECT ANALYSIS (57) Abstract:

PURPOSE: To shorten the time period for generation of a defect in a wafer process and an assembling process and for location of the defect, by tracing manufacture hysteresis of a semiconductor device in response to identifiers supplied to a chip and a package, respectively.

CONSTITUTION: A chip identifier (ID) is supplied to a chip in a wafer process, and a package ID is supplied to a package in an assembling process. An ID control analysis system is constituted by manufacturing condition data base (DB) 1001, facility condition DB 1002, inspection standard value DB 1003, manufacturing specifications DB 1004, measurement data DB 1005, design information DB 1006, manufacturing line DB 1007, variety DB 1008, lot NO DB 1009, wafer NO DB 1010, know-how DB 1011 for storing analysis results, and ID control system 1012. When a defect is generated, relevant DB is sequentially retrieved using the chip ID or the package ID as a key, and the defect is located early from retrieved information, such as, manufacturing hysteresis.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

Date of final disposal for application

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of

Searching PAJ Page 2 of 2

rejection] [Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開發号

特開平7-335510

(43)公開日 平成7年(1995)12月22日

(51) Int.CL ⁴	鐵別配号	庁内整理番号	P I	技術表示箇所
HOIL 21/02	A			
21/66	A	7514-4M		

審査請求 京請求 請求項の数17 QL (全 12 頁)


(21)出腺番号	特顯平6-127639	(71) 当職人 000005108	
		株式会社日立製作所	
(22)出題日	平成6年(1994)6月9日	東京都千代田区特田駿河台岡丁目 8 書地	
		(72)発明者 坂田 正雄	
		神奈川県横浜市戸禄区省田町292番地 株	
		式会社日立製作所生産技術研究所内	
		(72)發明音 石原 和子	
		神奈川県横浜市戸禄区吉田町292番地 株	
		式会社日立製作所生産技術研究所內	
		(72)發明者 下社 貞夫	
		杂奈川県福貨市戸家区吉田町292米地 株	
		式会社日立製作所生露技術研究所內	
		(74)代理人 非理士 武 顯次率	
		(14/10/21) French M. MANS	

(54) 【発明の名称】 半導体装配およびその識別子付与方法およびその不良解析方法

(57)【要約】

【目的】 ウェハとチップとパッケージとにそれぞれ! Dを持たせ、不良原因の究明などを、短期間で効率よく 行えるようにすること。

【構成】 | D管理解析システムに各種のデータベース 1001~1011を具備させ、必要に応じて適宜iD 情報をキーにして各種データを引き出し、原因究明をし たのち、各工程に結果をフィードバックする。



(2)

【特許請求の範囲】

【請求項1】 少なくとも半導体装置の製造順を示す情 報を含む説明子を、半導体装置自身に付与したことを特 数とした半導体装置。

【請求項2】 請求項1記載において、

前記識別子には、製造カレンダー情報 製造ライン名籍 銀が含まれることを特徴とした半導体結構。

【請求項3】 請求項1記載において

前記識別子には 半導体装置の製造プロセス中の半導体 装置の製造位置の情報が含まれることを特徴とした半導 10 体装置。

【請求項4】 請求項1記載において、

商記識別子を、製造工程中の写真傾刻法を用いて、半導 体装置のチップ上に付与したことを特徴とした半導体装 層。

【論求項5】 請求項1記載において、

商記識別子を、製造工程中の写真絵刻法を用いて、半導体装置の製造工程途中の最終保護頭形成後の該保護頭上に付与したことを特徴とした半導体装置。

【請求項6】 請求項1記載において、 半項体態度の製造プロセス中の識別子と、半導体装置の

平場は後途の収益プロセス中の減がする。 超立工程の識別子とを、半等体装置の組立後の封止材 (バッケージ)上に付与したことを特徴とした半等体装 置。

【請求項7】 請求項1記載において.

剪記識別子は、半導体់禁室内部の配信領域に識別子情報として記憶させ、この識別子情報は、半導体域面の動作 状況に関与しない特殊な命令により読み出せるようにしたことを特徴とした半導体禁煙。

【請求項8】 半導体整置にその製造情報を示す識別子 30 を付与する識別子付与方法であって

半導体装置の製造工程途中の最終保護業形成後の保護験 上に、写真検索法で開起機関子を形成し、この報期子は 半導体装置単位に開始るように形成することを特徴とし た半導体装置の維制子付与方法。

「確求魔9】 端末曜8記載において

鑑光続置のマスク、に液晶のマスクパターン形成続置を 用いることを特徴とした半導体装置の識別子付与方法。 【請求項10】 半導体装置にその製造情報を示す談別

子を付与する部別子付与方法であって。 半導体装置の電気的特性の鉄道後、該鉄査結果を踏まえ

て当該半導体鉄圏の組立前に、当該半導体装置に光もし くは電子エネルギを制御して前記談別子を付与すること を特徴とした半導体装置の識別子付与方法。

【請求項 1 1 】 半導体装置にその製造情報を示す議則 子を付与する識別子付与方法であって。

・ 半導体接壁の組立後の出荷面最終電気料性検査時に、こ の検査と同時に当該半導体鉄度の浅別干を、当該半導体 装置内の機制干事用記憶環候に電気的に書き込むことを 特徴とした半導体接膛の複別干付与方法。 【譲水項12】 請水項11記載において、 防設部計子の情報は、読み出し専用ピンまたは読み出し 専用命令によって読み出し、読み出したデータは表示装 選に表示可能とされたことを特徴とした半導体鉄圏の施

別子付与方法。 【諸求項13】 その製造情報を示す識別子が付与され

た半等体装置の不良解析方法であって、

不発を発生した半線疾薬の誘導Fから、銀立製造ライン、 銀立条件、銀立時期、ウェハブロセス製造ライン、 製造時期、製造工程期、製造金属、製造ウェル、製造ウ エハ位面の情報を解決検索できるようだなし、不良の原 型となった工程、製造検索、製造機能や等でできる。 にたことを特徴とする半導体を握めて長駅析方法。 【結束項14] その製造機能を示す総幹が付与され 本出生体験を取ります。

不食を発生した単年体業家の成別平から、値立観音ライン、超立会件、超立時期、ウェハフロセス製造ライン、 製造時期、製造ロット、製造ウェハ、製造ウェハに設め 情報を収入体索できるようになし、この体操体制から、 の不良となった製造の製造完成であるめ地正規、製造家 運 飼造会件、製造結果、物業機科を場下体業できるよったしたことを特徴とする半端体装置の不見具解析方法 (地大畑) 15 一个の製造機能を介す協科子が付きされ

【請求項15】 その製造情報を示す識別子 た半導体装置の不良解析方法であって、

不食を発生した半時林蓮原の第9千から、塩立製造ライン・単立条件 私立時期 ウェブロセス製造ライン製造時期、製造ロット、製造ウェハ、製造かよい位置の 修修を駅大地穴できるようになし、たり中端情報から、 同一製造ロットの販売先を物金・特定して、不免を放 が必要があった。 を表現先先に知らせることを可能としたことを特急とす 4半年は整成の大規模が洗

【請求項16】 その製造情報を示す識別子が付与され た半準体装置の不良解析方法であって。

製造途中の工程での検索において不良となった製品の偽 割子から、統領立工程の確に製造した工程の砂圧工程。 製造装度、製造基件、製造基準、検査結果を検索できる ようになずと共に、耐芯不良製品が処理された時と場局 特定処理した対理品の製造機能、指急条件、製造場場 検査結果を合わせて検索できる手段を設け、開記不良製 40 品による検索結果と簡定対理品による検索結果とと比較 し、同一金件で基礎の要なるのを抽出するように

ことを特徴とする手導体鉄圏の不良解析方法。 【請求項17】 請求項16記載において、

前記別製品となる検索対象は、前記不良製品と同一工程 順で製造した製品群とされることを特徴とする半導体装 躍の不良解析方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置およびその践 50 別子付与方法およびその不良解析方法に係り、特に、そ の創造情報を識別子として付与した半導体装置。および 上記識別子の半導体装置への付与方法。および上記識別 子を用いた半導体装織の不良解析方法に関する。

[0002]

【従来の技術】半導体装置の製造は、通常ウェハプロセ スと呼ばれる製造過程と、限立と呼ばれる製造過程とに 分けられる。ウェハブロセスとは、ウェハと呼ばれるシ リコンの機略円形の円板の加工であり、ウェハは現在、 例えば直径8インチ(約200mm)サイズが用いち

時に製作する方式で生産されている。ウェハブロセスを 終了したウェハは、半導体鉄器 (チップ) に切断され、 組立工程においては、電気的接触用の導体およびチップ を樹脂やセラミックで封止するようにされる。

【0003】ところで、上記のような手法で製作される 半導体基礎に、製造来歴情報を付与しておくと品質管理 や生産管理等々に大いに役立つことが期待できる。この ように半導体装置に製造来度情報を付与するようにした 谷未技術としては、特闘平5-74748号公報(名 げられる。この先願公報に開示された技術においては、 ウェハプロセスで大量に生産されるチップ個々に、レー ザボで楽藤健闘を別fBL とれによってウェハ上での半 導体チョブの位置、ウェハ番号、ロット香号を記録する ようにしている.

[0004] 【発明が解決しようとする課題】 しかしながら、上記し た先願公報による従来技術では、チップ上の楽歴情報の 活用が十分に行えない。すなわち、上記従来技術による 楽器の付与方式では、ウェハ上での半導体チップの位 麗 ウェハ香号 ロット番号を、情報としてチップに付 与しているが、半導体チップの状態で来歴情報を記録し ているため、組立工程でバッケージ化された場合には、 記録部分が判断できないという不都合が招来した。ま た。先願公報による従来技術では、付与される来歴情報 の種類が少なく、不良解析等に殴し情報者が不足してい た、さらに、半準体装置の製造過程では、別ロット間の ウェハを合わせてロットを作る場合もあるが、上記した 先騰公報による従来技術では、この点についても考慮さ れていなかった。

【3005】本農明の目的は、半導体装置のチップ状態 でチップに遨別子を付与し、さらに同様に、組立工程で パッケージ化された際にも對止材 (パッケージ) に識別 子を付与し、以って、識別子をどの状態でも確実に読み 取れると共に 不良原因を追求する際に確実な情報とな り得る機則子を付与した半悪体装置 および、不良が発 生した場合に、付与した識別子を用いて迅速・詳細に不 良解析を行うことのできる不良解析方法を提供すること にある。

100061

【課題を解決するための手段】本発明では、半導体装置 に付与した機関子に応じて半導体整置の製造来歴をトレ ースできるようにすることで、半導体特有の製造方式 (ウェハプロセス、切断、組立) での不良発生とその原

因究明の期間を短縮し、これにより、歩響りの早期向上 を図り、あるいは、顧客からの不良報告に対して早期に 原因対策の処置を行うことを可能とする。以下、本発明 の概要を簡単に説明する。

【0007】ウェハプロセスでは、識別子(1D)は、 カー1枚の円板上に100~300個の半導体装置を開一10 ウェハブロセスで多用される写真候刻法(水上エッチン グ) を用いて、チップ上にチップ I D として付与され る。このチップIDには、ロット番号やウェハ番号と関 係付けて、前工程ライン名や前工程カレンダー(日付) 備報等も記録しておく。

【0008】銀立工程では、上記したチョブ | Dを含ん だパッケージ I Dが、組立後の紂止村 (パッケージ) 上 にED隙等で付与、もしくは、半導体装置内の専用記録額 域に電気的に患き込まれる。このバッケージIDには、 ウェハブロセスでの説別子 (チップ I D情報) や、製品 称:「来庭情報記録方式、及び半導体集積回路」) が参 20 に組み立てるまでの製造工程を処理する単位、組立工程 ロット香号や、製品の出荷単位、出荷先等の情報も合わ せて記憶する。

> 【0009】また、上述したチップ【むもしくはパッケ ージ I Dを用いることによって、製造験の投入から出前 までの変遷を管理するシステムに記憶しているデータ (具製造工程での製造等限 製造条件 検査結果等や、 製造したロットの変達、製造したロットの品質データ等 7)を適宜検索する構成とする。

[0010]

30 【作用】上記した手段によれば、半導体装置の製造来歴 み 表制法工程の管理単位と管理単位よりも詳細に管理 する部分とで掌握でき、また、製造条件データ等はシス テム上にあるデータを用いるで知ることができる。 【0011】すなわち、不良発生時には識別子から、不 良発生時の製品形態(ロット、ウェハ、チップ、製品) での検査情報や製造楽歴を情報として特定できる。ここ で、半導体の場合には、不良の原因が前の削形態で製造 された時に作り込まれている場合が多く、本発明におけ る協別子には前の別形態での製造来歴情報が含まれてい 40 るので、前の別形態の時の製造状態を特定できて、これ により早期に原因を解析でき、対策を立案できる。ま た 最小の単位の管理もできるので、製造工程の管理単 位での解析よりも、より詳細に解析することが可能とな る.

[0012]

【実緒例】以下、本発明の詳細を図示した表施例によっ て説明する。

【10013】まず、図1を用いて本発明の表施例で用い ちれる製品の [D (識別子) について説明する。製品! 56 Dは、製品の製造来度等の情報をコード化したものであ

る。このコードをもとにして、生産管理、遊鯵疲管理、 品質管理等が行われるようになっている。 【0014】上記製品 I Dの付け方について説明する。 本発明の実施例では、製品 I Dは、ウェハ I D 1 0 1 と、チョブ 1 0 1 0 2 と、バッケージの 1 0 1 0 3 (以 下、これをマーク103と称す)とからなっている。 【9915】ウェハ I D 101は、品種名、前工程ロコ トNO、ウェハNO、前工程ライン名より様成する。チ ップID102は、品種名 前工程ロットNO. ウェハ NO. チョブNO (ウェハ内チョブ座標)、前工程ライ 10 【0021】レーザマーキングの場合、例えば、炭酸ガ ン名より構成する。マーク103は、品種名、頭工程ロ ットNO. ウェハNO. チップNO. 前工程ライン名。 **領立ライン名、親立ロットNO、※別ライン名、週別ロ** ットNO、出荷日(選)、出商日(曜日)より構成す る。これらのコード形態は、図1に示した通りである。 【0016】品種名は、アルファベット2文字で表さ れ、基格はアルファベットの大文字A~小文字2によっ て表現する。前工程ロットNOは、アルファベット3文 字で表され、初めの1文字は前工程にウェハを投入した 月を示し、アルファベットの大文字A~Jで表現する。 また残りの2文字は、各桁アルファベットA~2で表現 する。ウェハNOは、アルファベット1文字(A~2) で表される。前工程ライン名は、ウェハ製造を行ってい る工場の生産ラインの名前であり、アルファベット1文 字(A~2)で表される。

【0017】 チップNOは、図2に示すように、ウェハ 200のオリプラを下にして、X端(接続)、Y輪(縦 輪)を取り、例えば、原点からX軸方向に4チップ目、 Y軸方向に3チップ目のチップは、(C.D)というよ うに、アルファベット2文字(A~2)で表現する。 【0018】また、組立ライン名は、上記した前工程ラ イン名と同様のルールで表現する。祖立ロットNOは、 アルファベット3文字で表し、初めの1文字は組立工程 にチップを投入した月を示し、A~jで表現する。また 残りの2文字は、名桁アルファベットA~2で表現す る。海川ライン名は、チップをアクセス速度と消費電力 を華にグレード分けする工程のライン名で、アルファベ ット1文字で表す。選別ロットNOは、アルファベット 3文字で表され、初めの1文字は選別工程にチップを投 は、 基桁アルファベットA~2で表現する。出荷日 (選)は、アルファベット1文字(A~2)で表現し、 1年を選で表す。例えば、1993年2月20日は、そ の年の第8週なので、日で表す。また、出筒日(曜日)

[0019]以上のルールで、各1D101~103の 詳細を表現する。各項目の並べ方は、 図1の「コードの 意味の翻」に示す。また各項目は、単にアルファベット 等で表現してあるだけで、その詳細は、各項目毎に対応 50 ラインにロットを授入し、ウェハにおける第一処理を行

は、数字1文字(1~7)で表現する。例えば水曜日な

らば、3と表現する。

森があり、その内容は、データベースに登録されてい る。例えば、品種名の場合は、図3に示すような対応表 になる。

【0020】次に、i Dの付与方式として、レーザや電 子ビーム等を用いてウェハやチップの表面に残印する方 法、バッケージの表面に印刷する方法、および、チップ (もしくは製品) 内に専用記憶領域を持たせ、その領域 内にID等の必要な情報を電気的に書き込む方法につい て原明する。

スやYAGレーザ(イットリウムアルミニウムガーネッ トレーザ)等を用いて行うと効果的である。また、レー ザ等による I Dの刻面は、図4に示すように、文字マス クを用いて行なうか(図示の例では、レーザビーム40 1を、ガラスマスク402およびイメージレンズ403 を介してチップ400に照射している)、あるいは、図 示していないが、マスクを用いずスキャンしながら刻ED する。マスクを用いる方法は、蓋産製品に適しており、 スキャンして列印する方法は、多品種少量製品に対して 20 有効である。なお、製造工程中に、製造工程中の写真競 競技を用いて I Dを刻印する際に、鍵光接機のマスクに 液晶のマスク形成装置を用いれば、チップ個々で異なる 1 Dの記号の形成が容易に行える。

【0022】また、電気的に | D情報を記憶させる場 会 半連体ウェハの周辺部 (チップが刻まれていない部 分) や各チップにEEPROM (Electoric Erasible R ead Gnlv Manory) 等の専用メモリを設け、そこに情報 を記憶させる。この方法は、専用メモリに情報を記憶さ せるので、ID以外にも必要な情報を保持することがで 30 きる。例えば、各チップの電気的特性の検査後、との検 香紙集情報等を含めてiD情報とともにチップの識別子 専用記憶領域に情報を書き込むことも可能である。ある いは、パッケージ化した製品の出商前最終電気特性検査 時に、この検査と同時に、製品の識別子専用記憶鋼域 へ、ID情報とともに最終電気特性検査情報等を書き込

【0023】なお、業気的に | D情報を記憶させた場合 には、書き込んだID情報は、読み出し専用ピン、また は、読み出し専用命令(半導体装置の動作状態に関与し 入した月を示し、A~Jで表現する。また残りの2文字 40 ない特殊な命令)によって、読み出されるようにされ

むことも可能である。

【0 0 2 4 】次に、各 I Dの変形の位置と変形するタイミ ングについて説明する。

【0025】前記ウェハID101の場合、図5の (a) に示すように、ウェハ200の表面のパターンが 効まれている部位の周辺部分(ウェハ表面周辺のバター ンを形成していない領域) 501、または、図5の (b) に示すように、ウェハ200の側面部分502に | D101を刻む(印す)。| Dを刻む時期は 前工程

特朗平7-335510

(5)

う直前のタイミングとすることが望ましい。この時期に ウェハ j D 1 0 1を入れることで、以後ウェハとして処

理された時の情報を枚葉で管理することができる。 [0026]また、前記チップ | D102の場合、図6 の(a)に示すように、チップ400の真面(成績等の 処理がされていない側の面) 601. あるいは、図6の (b) に示すように、チップ400の側面602. ある しは 図6の(と)に示すように チップ400の裏面 における周辺同路が作りとまれている部分の外側部分 (チップ寿雨の同路を形成していない縁続)503に、10 むことも、勿論可能である。 チップ | D102を刻む(印す)。チップ | D102を 刻む時期としては、プローブ検査の直前のタイミングと することが望ましい。こうする所以は、プローブ検査 は、ウェハ内の全チップに対して電気的に特性を測定す るので、これ以後は、チップ単位の管理が必要になるか ちである.

【0027】例えばチップID102は、最終バッシベ ーションの段 波晶マスク等を用いて、各チップ400 にID102を刻的する、この場合には、図7に示すよ うに、保証鎖701をつけた後にチップID102を入 20 1006と、各製造ラインの配号と実際のライン名の対 れるので、ボンディングバッド702以外の領域なら は、保護購701の下に回路パターンが存在していて も 観品特勢に何の影響も受けない。したがって、最終 パッシベーションの際にチップ i D 1 0 2 を印すように なすと、図6の(c)以外のチェブ600の表面領域で もチップ | D 1 0 2 の刻印が可能となり、これによりチ ップID102の文字を大きく書き入れることができる ので、ID認識を容易に行えるようになる。

【0028】また前記マーク103は、図8に示すよう に、製品800のパッケージ(封止村)801の表面に 30 り取りが可能である。 印刷によって付与する。とのマーク103の印刷の時期 によって製品800を返別した後の、適宜時点とする。 印刷は公知の適宜手法が採用可能である。なお、マーク 103の付与は、印刷以外にも、場合によってはレーザ ビーム等を用いたID付与手法も採用可能である。

【0029】とのマーク103には、解記したように組 立ロットNO、週期ライン名、滋則ロットNOが含まれ ているので、異なるロット間のウェハにまたがって新た にロットを作っても容易に対処可能であり、しかもこの 40 【0036】プローブ検査の場合、図11に示すよう 限。同一の説別ロットNO等の製品であっても、前工程 の情報が併せてマーク103に含まれているため、不良 解析等に除し諸実・充分な情報を持つものとなってい 5.

【0030】また、JD情報を電気的に記憶させる場 台、専用の記憶領域に書き込むが、とのときパッケージ 後のマーク情報を入力可能にするため、バッケージ化さ れた製品のテスタのテストプログラムに専用ビンを用い て ID情報 (マーク情報) を書き込みするプログラム ストとが同時に行える。また、書き込んだ情報を読み出 す場合、図9に示すように、1D情報の書き込み専用ビ ン901と読み出し専用ビン902とを1本づつ設け る。そして、電気的に書き込んだ | D情報 (マーク情 銀)の内容を参照する場合。この読み出し専用ピンタ() 2より情報を呼び出し、内容を表示装置904に出力す る。とのときの出力は、専用のプローブ903等を用い て読み出し、表示装置904に出力する。なお、各チッ ブの説明子専用記憶領域に耐記チップID情報を書き込

【0031】次に、本発明の実施例で用いられる前記し た製品IDの管理解析システムの構成について説明す る。 図10 は本発明の実施例に係る製品 i Dの管理解析 システムの構成図である。

[0032] 図10に示した本システムは、製造条件デ ータベース (以下、DBと略す) 1001と、設備条件 DB1002と、検査規格値のDB1003と、製造仕 極書の情報が入ったDB1004と、
高工程で測定した データが蓄積されているDB1005と、設計情報DB 応をとるための情報が入ったDB1007と、各品種名 と品種名を表す記号の対応をとるための情報が入ったD B1008と、Bロットを示す記号と実際のロットNO の対応をとるための錯縁が入ったDR1009と 各ウ ェハを示す記号と実際のウェハNOの対応をとるための 情報が入ったDB1010と、解析した結果を整備して おくノウハウDB1011と、各情報と「Dを対応付け かつ

る種の解析を行う | D

管理システム | 0 | 2 とから なる。各種情報は、図10亿示すように、おたがいのや

【0033】本祭明では、前記の10を用いることによ り、以下の作業が可能となる。

【0034】まず、プロープ検査の結果より、不良発生 工程および不良原因の究明を行う方法について説明す **5.**

【0035】プローブ検査における歩密りが急激に低下 するなど異常が発生した場合、まず異常が発生したウェ ハのプローブ絵査で、どのような不良が発生しているか 等を確認する。

な、メモリチップ内のメモリセル1つ1つの動作を確認 した結果を示すフェイルビットマップ1100と、図1 2に示すような、チップの電気特性を調べた結果を示す カテゴリマップ1200とが、検査結果データとされ る。そして、との両マップを用いて、不良内容や不良発 生位置を確認し 不良原因の推定を行う。

【0037】例えば、フェイルビットマップ1100に よって、緊勃や外観起因の不良と推定した場合、作業者 は前記図10のシステムにおいて、前記ウェハIDをキ を追加すれば、10情報(マーク情報)の書き込みとテ 50 一にして、どの工程でそれぞれの検査が行われたか、実

12/4/2007

特開平7-335510

物検査データ 外観検査データそれぞれのDB (データ ベース)を検索し、所望のデータをシステムの表示装置 上に呼び出す。

【0038】すると、図13に示すような、検査工程の 一覧表1300が表示装置上に表示される。同箇におい て、機能は工程名1301、総能は終査名1302であ る。~髌器1300の中で○印1303が付いているエ 程は その検査名類の検査を行ったことを意味してい る。例えば、異物検査は、「A工程」1304、「C工 程11305.・・・で行われている。

【0039】そして、作業者がマウス等で〇印の付いて いる欄をピックし、画面上で「グラフ」1306. 「マ ップ」1307、「データ」1308の何れかのボタン を選択すれば、所望のデータが表示される。

【9940】例えば、翠物の「A工程」の額1394を ピックし、「マップ」1307と表示されたボタンを選 択すると、図14に示すような、契物マップ1400が 表示される。この異物マップ1400により、作業者は 展物の発生状況を確認することができる。

計的に解析する場合には、図13の一覧終1300で票 物検査を行った全ての工程を選択し、「グラフ」130 8のボタンをビックすると、図15に示すような、異物 の発生来歴グラフ1500が表示される。この異物の発 生来履グラフト500より、何勢の工程でどのような興 物がどのくちい発生したかを、即時に把握できる。そし てこの後、発生した契約の位置を確認する場合には、図 14の重物マップ1400を用いて解析すればよいこと になる。

検索のデータを複数選択して、マップ表示させることに より、無なるデータの発生位置の比較を容易に行えるよ うにもなっている。

【0043】例えば、緊彻接近の「A工程」の課130 4と外観検査の「B工程」の額1309とを選択し、 「マップ」1306のボタンをピックすると、関16に 示すような、異物検査データと外観検査データとを同一 ウェハ上に係せて表示させたマップ1600が出力され る。このとき、マップ1600年の例えばチップ領域1 601のように、異物と外額(外観不良)のデータが重 40 る。 なって表示されている場合には、その位置の外膜不良 は、「A工程」以前の工程で、同位置に異物が付着した ために発生したと、容易に不良原因の能定および不良発 生工程の絞り込みが可能となる。

【0044】次に、組立工程で興富が発生した場合の、 原因発明方法について説明する。

【0045】例えば、エージング工程 つまり熱劣化試 験を行う工程で、不良が発生した場合。その不良の大半 は 前工程に原因がある考えられている。ウェハをダイ

下の方法がある。

【0046】まず、作業者は前記図10のシステムにお いて、チェブ [Bをキーとして、DB (データベース) を絵志し、当該チップが含まれているウェハの製造来歴 情報を、一覧表としてシステムの表示装置上に呼び出 す。そして、表示された一覧表を基に、作業者は、エー ジング工程で食品となったチョブの製造来歴と不良とな ったチップの製造楽歴とを比較し、相違点を摘出し、原 因究明を行うようにされる。

10

10 【0047】また、上記で行った解析結果はノウハウと して、前記ノウハウDB1011に蓄積される。以後は このノウハウを用いて、前工程の時点で組立工程のエー ジング不良率の予測が可能となる。従って、後工程の投 入量の制御が可能となるので、余製品の削減および効率 的な生産が行える。

【101048】また、選別工程では、アクセス速度や消費 電力によってチップのグレード分けを行っている。顧客 の注文するグレードの製品を効率良く生産するための方 法としては、以下の方法がある。

[0041]また、異物がどこの行程で発生したかを練 20 [0049]まず、顔記図10のシステムにおいて、顔 記チップ | Dをキーとして、高グレード品と低グレード 品の製造来原情報をDBより呼び出し、一覧表としてシ ステムの表示終層上に表示させる。そして、この表示さ れた一覧表をもとに、相違点の抽出および解析を行い、 原因となる項目の適正化を図るようにされる。

【0050】斯様に、システムの表示装置上には製造来 歴情報として、製造条件、設備条件、測定結果といった よろな、同じ表に条件とその条件に従って製造した結果 とが併せて表示されるので、試作時期や量産立ち上げ時 [0042]また、図13の一覧表1300で、異なる 30 期において、ある条件を設定して製造した場合。その結 果を即時に確認できるので 各条件の値を決定する期間 (時間)を大幅に短縮することが可能となる。

> 【0051】また、製造途中で不良が発生した場合、例 えば、後工程で発生した不良で、その不良を引き起こし た原因が前工程にあった場合には、製造来歴の一覧表を 確認することで、即時に不良原因を輸出できるので、疑 析時間の大幅な短縮が図れることになる。

> 【0052】次に、顧客に渡った製品に不良が発生した 場合など、顧客クレームを対処する方法について説明す

> 【0053】まず、顧客より不良となった製品およびク レーム内容を回収し、製品のバッケージ上に記載された 前記マークを手がかりに、前記図10のシステムにおい て、当該チップの後工程製造系歴情報を、DBから検索 して呼び出し、表示基礎上に一覧表として表示させる。 そして、呼び出した後工程の製造来歴情報より、不良原 因と思われる工程の諸項目を摘出し、原因究明を行うよ うにされる。

【0054】また、前工程に不良原因があると判断した シングして作られたチップの原因究明方法としては、以 55 場合は、前記図10のシステムにおいて、前記チップト

粉開平7-335510

(2)

Dをキーとして、前工程の製造楽歴情報をDBから検索 して呼び出し、表示装置上に一覧表として表示させる。 そして、呼び出された情報より不良発生工程および諸項 目を抽出し、詳細解析を行い、不良原因および不良発生 工程の特定をするようにされる。

【0055】また、不良原因を早期に見つける方法とし て、クレームのあったチップと同一品種および同一ロッ ト/同一ウェハ内で良品チップがあるかを調べ、この良 品チップの製造未販情報とクレームのあったチップの製 造来歴情報とを呼び出して、両者を比較することで相違 10 【図6】本発明の実施例によるウェハにおけるウェハ! 点の輸出をし、不良原因の発明をすることもできる。 【0056】また、顧客からクレームのあったチップの ウェハトDをキーに、当該チップと同一ウェハおよび同 一ロット、更には、当該チップとほぼ同一時期に製造し た同一品種で別ロット内にあるチップについて、異意が 発生する恐れがないかどうかを調べ、異常が発生する可 能性があるチップについては、ID信報を手がかりに異 富が発生する可能性があるチップが渡った顧客を検索 し、異常が発生したこともしくは発生する可能性がある。 ことを、顧客に警告ないしば通知することができる。こ 29 【図9】本発明の実施時で用いられる。専用の記憶領域 れにより、顧客に対する僧用度を上げることができる。 【0.05.7】上述したように、玄寒縁倒のシステムを用 いることによって、前記したIDをキーとして、根立製 造ライン、銀立条件、銀立時期、ウェハブロセス製造ラ イン、製造時期、製造ロット、製造ウェハ、製造ウェハ 位置の情報を順次検索でき、この検索情報から、不良と なった製品の製造来歴である処理工程、製造装置、製造 条件、製造結果、検査結果を順次検索できる。また、こ の輪索情報から 同一創造ロットの販売先を検索・特定 して、不良発生状況を販売先に知らせることができる。 30 た、検査工程の一覧表の1例を示す説明図である。 【0058】また、本実銘例のシステムを用いることに よって、製造途中の工程での検査において不良となった 製品の「Dをキーとして、検査工程の前に製造した工程 の処理工程、製造装置、製造条件、製造結果、装査結果 を検索できる。さらに、これと間時に、不良製品が処理 された時と略同時に処理した別製品の製造装置、製造条 件、製造結果、検査結果を合わせて検索できる。

[0059]

【発明の効果】以上のように玄発明によれば、顧客のク レームに対して迅速に不自順因を報告できるので、脳客 40 102 チップ ID へのサービスが向上する。また、製造工程内で発生した 不良に対しても、寧朝に原因を解析し対象できるので、 参留りを早期に向上できる。さらに、解析した結果はノ ウハウとして整横できるので、前の工程で製造した途中 の論査データや製造データから、最終の場合りを予測で き、生産量に合わせて製造量を制御できる。終じて、本 発明によれば、生産効率の高い製造が可能となり その 産業的価値は多大である。

【関面の簡単な説明】

【図1】 本発明の実施的で用いられる製品(半導体装 50 702 ボンディングパッド

12 置)のID(識別子)のコード内容を示す説明図であ

【図2】 ウェハ上に配列されたチップの位置座標(チッ ブNOたるウェハ内チョブ座標) を示す説明図である。 【図3】 本発明の実施例で用いられる製品(半導体装 鑑) の品種名記号とその内容との対応関係の1例を示す 説明図である。

【図4】本発明の実施例で用いられるレーザマーキング によるiDの付与手柱の1例を示す説明図である。

Dの付与領域の例を示す説明図である。

【図6】本発明の実施例によるチップにおけるチップ! Dの付与領域の例を示す説明回である。 【図7】本発明の実施例による保証機形成後のチップに

おけるチップ | Dの付与領域の | 例を示す説明図であ

【図8】本発明の実施例によるバッケージ化された製品 におけるパッケージ | D (マーク) の付与領域の1例を 示した図である。

に電気的にID情報を書き込んだ製品から、ID情報を 読み出して表示する構成の概要を示す説明図である。 【図10】本発明の実施例で用いられる製品(Dの管理 解析システムの構成を示す説明図である。

【図11】プローブ検査によるフェイルビットマップの 1 例を示す説明図である。

【図12】プローブ検査によるカテゴリマップの1例を 示す説明図である。

【図13】図10のシステムの表示装置上に表示され

【図14】図10のシステムの表示装置上に表示され た. 異物マップの1例を示す説明図である。

【図15】図10のシステムの表示鉄道上に表示され た。 異物の発生来度グラフの1例を示す説明図である。 【図16】図10のシステムの表示装置上に表示され た 異称検査データと外籍検査データとを間一ウェハト に併せて表示させたマップの1例を示す説明図である。 【符号の級明】

101 0xAID

103 マーク (バッケージのiD)


200 ウェハ 400 チップ


401 レーザビーム


402 ガラスマスク 403 イメージレンズ


501、502 ウェハにおけるi D付与領域 601、602、603 チップにおける | D付与領域

701 保護競











特開平7-335510 (11) [213] 図13 異物核查 外额検査 δ 寸法检查 談摩検査




特闘平7-335510 (12)

[215]



[図16]



* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The semiconductor device characterized by giving an identifier including the information which shows the order of manufacture of a semiconductor device at least to the semiconductor device itself

[Claim 2] The semiconductor device characterized by including manufacture calender information and production-line name information in said identifier in the claim 1 publication.

[Claim 3] The semiconductor device characterized by including the information on the manufacture location of the semiconductor device in the manufacture process of a semiconductor device in said identifier in the claim 1 publication.

[Claim 4] The semiconductor device characterized by giving said identifier on the chip of a semiconductor device using the photo-etching method in a production process in the claim 1 publication.

[Claim 5] The semiconductor device characterized by giving said identifier using the photo-etching method in a production process on this protective coat after the last protective coat formation in the middle of the production process of a semiconductor device in the claim 1 publication.

[Claim 6] The semiconductor device characterized by giving the identifier in the manufacture process of a semiconductor device, and the identifier like the erector of a semiconductor device on the sealing agent after the assembly of a semiconductor device (package) in the claim 1 publication.

[Claim 7] It is the semiconductor device which the storage region inside a semiconductor device was made to memorize said identifier as identifier information in claim 1 publication, and was characterized by enabling it to read this identifier information with the special instruction which does not participate in the operating state of a semiconductor device.

[Claim 8] It is the identifier grant approach of the semiconductor device characterized by being the identifier grant approach which gives the identifier which shows that manufacturing information to a semiconductor device, forming said identifier by the photo-etching method on the protective coat after the last protective coat formation in the middle of the production process of a semiconductor device, and forming this identifier so that it may differ per semiconductor device.

[Claim 9] The identifier grant approach of the semiconductor device characterized by using the mask pattern formation equipment of liquid crystal for the mask of an aligner in the claim 8 publication. [Claim 10] The identifier grant approach of the semiconductor device which is the identifier grant approach which gives the identifier which shows the manufacturing information to a semiconductor device, and was characterized by controlling light or electronic energy to the semiconductor device concerned, and giving said identifier to it before the assembly of the semiconductor device concerned after inspection of the electrical characteristics of a semiconductor device based on this inspection result.

[Claim 11] The identifier grant approach of the semiconductor device which is the identifier grant approach which gives the identifier which shows that manufacturing information to a semiconductor device, and was characterized by writing the identifier of the semiconductor device concerned in the

storage region only for identifiers in the semiconductor device concerned electrically at this inspection and coincidence at the time of the front [shipment] last electrical-and-electric-equipment characteristic inspection after the assembly of a semiconductor device.

[Claim 12] The data which read the information on said identifier with a read-only pin or a read-only instruction in the claim 11 publication, and were read are the identifier grant approach of the semiconductor device characterized by enabling the display to a display.

[Claim 13] The failure-analysis approach of the process which is the failure-analysis approach of a semiconductor device that the identifier which shows the manufacturing information was given, and caused nothing and a defect from the identifier of the semiconductor device which generated the defect so that the information on an assembly production line, an assembly condition, an assembly stage, a wafer process production line, a manufacture stage, the order of a production process, a manufacturing installation, a manufacture wafer, and a manufacture wafer location might be retrieved sequentially, a manufacturing installation, and the semiconductor device characterized by enabling it to specify manufacture conditions.

[Claim 14] It is the failure-analysis approach of a semiconductor device that the identifier which shows the manufacturing information was given. The assembly production line from the identifier of the semiconductor device which generated the defect, an assembly condition, An assembly stage, a wafer process production line, a manufacture stage, a manufacture lot, a manufacture wafer, The failure-analysis approach of the semiconductor device characterized by enabling it to retrieve sequentially down stream processing which is the manufacture history of the product which became a defect, a manufacturing installation, manufacture conditions, a manufacture result, and an inspection result from nothing and this retrieval information so that the information on a manufacture wafer location can be retrieved sequentially.

[Claim 15] It is the failure-analysis approach of a semiconductor device that the identifier which shows the manufacturing information was given. The assembly production line from the identifier of the semiconductor device which generated the defect, an assembly condition, The sale place of the same manufacture lot is searched and specified from nothing and this retrieval information so that the information on an assembly stage, a wafer process production line, a manufacture stage, a manufacture lot, a manufacture wafer, and a manufacture wafer location can be retrieved sequentially. The failure-analysis approach of the semiconductor device characterized by making it possible to tell a sale place about a defect generating situation.

[Claim 16] It is the failure-analysis approach of a semiconductor device that the identifier which shows the manufacturing information was given. While making as [search / from the identifier of the product which became a defect in inspection at the process in the middle of manufacture / down stream processing of the process manufactured before this inspection process, a manufacturing installation, manufacture conditions, a manufacture result, and an inspection result] The manufacturing installation of the special make article processed to the time of said defect product being processed, and abbreviation coincidence, The failure-analysis approach of the semiconductor device characterized by extracting that from which a means by which manufacture conditions, a manufacture result, and an inspection result can be doubled and searched is established, the retrieval result by said defect product and the retrieval result by said special make article are compared with, and a result differs on the same conditions.

[Claim 17] The object for retrieval which serves as said special make article in claim 16 publication is the failure-analysis approach of the semiconductor device characterized by considering as the product group manufactured in order of the same process as said defect product.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to a semiconductor device, its identifier grant approach, and its failure-analysis approach, and relates to the grant approach to the semiconductor device which gave the manufacturing information as an identifier especially, and the semiconductor device of the above-mentioned identifier, and the failure-analysis approach of the semiconductor device using the above-mentioned identifier.

[0002]

[Description of the Prior Art] Manufacture of a semiconductor device is divided into the manufacture process usually called a wafer process and the manufacture process called assembly. A wafer process processing of the disk of the outline round shape of the silicon called a wafer, present, for example, diameter, the size of 8 inches (about 200mm) is used, and the wafer is produced by the method which manufactures 100-300 semiconductor devices simultaneously on the disk whose number is one. The wafer which ended the wafer process is cut by the semiconductor device (chip), is set like an erector, and the conductor and chip for electric contact are closed with resin or a ceramic.

[0003] By the way, if manufacture history information is given to the semiconductor device manufactured by the above technique, it is expectable that it is dramatically useful to **, such as quality control and a production control. Thus, as a conventional technique which gave manufacture history information to the semiconductor device, JP,5-74748,A (name; "a history information recording method and a semiconductor integrated circuit") is mentioned. He stamps history information on chip each which is produced by the large quantity in a wafer process by the laser beam, and is trying to record the location of the semiconductor chip on a wafer, a wafer number, and a lot number on it by this in the technique indicated by this prior official report.

[0004]

[Problem(s) to be Solved by the Invention] However, with the conventional technique by the above-mentioned prior official report, the history information on a chip is fully unutilizable. That is, by the grant method of the history by the above-mentioned conventional technique, although the location of the semiconductor chip on a wafer, the wafer number, and the lot number were given to the chip as information, since history information was recorded in the state of a semiconductor chip, when package-ized like an erector, the inconvenience that a record part could not be deciphered invited. Moreover, with the conventional technique by the prior official report, there are few classes of history information given and they are insufficient of amount of information on the occasion of failure analysis etc. Furthermore, although an another lot-to-lot wafer may be set and a lot may be made from the manufacture process of a semiconductor device, it was not taken into consideration about this point with the conventional technique by the above-mentioned prior official report, either. [0005] the time of the object of this invention giving an identifier to a chip in the state of the chip of a

[0005] the time of the object of this invention giving an identifier to a chip in the state of the chip of semiconductor device, and being package-ized like an erector still more nearly similarly -- a sealing agent (package) -- an identifier -- giving -- with -- ****, while being able to read an identifier certainly

in every condition When pursuing the cause of a defect and the semiconductor device which gave the identifier which can serve as positive information, and a defect occur, it is in offering the failure-analysis approach that failure analysis can be carried out to quick and a detail using the given identifier. [0006]

[Means for Solving the Problem] In this invention, it makes it possible to shorten defect generating with a manufacture method (a wafer process, cutting, assembly) peculiar to a semi-conductor, and the period of the cause investigation, and for this to aim at improvement in early of the yield, or to deal with the cure against a cause at an early stage to the defect report from a customer by enabling it to trace the manufacture history of a semiconductor device according to the identifier given to the semiconductor device. Hereafter, the outline of this invention is explained briefly.

[0007] In a wafer process, an identifier (ID) is given as a chip ID on a chip using the photo-etching method (photoetching) used abundantly in a wafer process. It connects with a lot number or a wafer number, and a before process line name, before process calender (date) information, etc. are recorded on this chip ID.

[0008] Like an erector, the package ID including the above-mentioned chip ID is electrically written in grant or the exclusive record section in a semiconductor device by printing etc. on the sealing agent after assembly (package). In this package ID, the unit and erector who process the identifier (chip ID information) in a wafer process and a production process until it assembles for a product also double the information on a lot number, the shipment unit of a product, the destination, etc., and it memorizes. [0009] Moreover, it considers as the configuration which searches suitably the data (**, such as changes of the manufactured lot, quality data of the manufactured lot, etc.) memorized to the system which manages changes from the charge at the time of manufacture to shipment by using the chip ID mentioned above or Package ID. [inspection result / the manufacturing installation in each production process, manufacture conditions,] [00101]

[Function] ****** using the data which according to the above-mentioned means can hold the manufacture history of a semiconductor device in the part managed in a detail rather than the management unit and management unit of each production process, and manufacture condition data etc. have on a system -- things are made.

[0011] That is, at the time of defect generating, the inspection information and manufacture history in a product gestalt (a lot, a wafer, a chip, product) at the time of defect generating can be specified as information from an identifier. Here, in the case of a semi-conductor, and since the manufacture history information on front another gestalt is included in the identifier in this invention, the manufacture condition at the time of front another gestalt can be specified, a cause can be analyzed at an early stage by this, and a cure can be drawn up. [case / where it is made when a defect's cause is manufactured with front another gestalt] Moreover, since management of the minimum unit can also be performed, it becomes possible from the analysis in the management unit of a production process to analyze in a detail more.

[0012]

[Example] Hereafter, the example illustrating the detail of this invention explains.

[0013] First, ID (identifier) of the product used in the example of this invention using drawing 1 is explained. Product ID codes information, such as manufacture history of a product. Management, quality control, etc. are performed whenever [production-control and progress] based on this code. [0014] How to attach the above-mentioned product ID is explained. Product ID consists of a wafer ID 101, and a chip ID 102 and ID103 (this is hereafter called a mark 103) of a package in the example of this invention.

[0015] A wafer ID 101 consists of a form name, a before process lot NO, a wafer NO, and a before process line name. A chip ID 102 consists of a form name, the before process lot NO, a wafer NO, a chip NO (chip coordinate in a wafer), and a before process line name. A mark 103 consists of a form name, the before process lot NO, Wafer NO, Chip NO, a before process line name, an assembly line name, the assembly lot NO, a sorting line name, a sorting lot NO, a ship date (week), and a ship date

(day of the week). These code gestalten are as having been shown in drawing 1.

[0016] A form name is expressed with the alphabet of two characters, and the capital letter A - small letter z of the alphabet express each digit. The before process lot NO is expressed with the alphabet of three characters, and one character of the start shows the moon which threw the wafer into the before process, and it expresses it by capital letter A-J of the alphabet. Moreover, the two remaining characters are expressed by each digit alphabet A-z. Wafer NO is expressed with the alphabet of one character (A-z). A before process line name is the identifier of the production line of the works which are performing wafer manufacture, and is expressed with the alphabet of one character (A-z).

[0017] As shown in drawing 2, Chip NO turns the cage hula of a wafer 200 down, and takes the X-axis (axis of abscissa) and a Y-axis (axis of ordinate), for example, to Y shaft orientations, the chip of 3 chip eye is expressed from a zero by 4 chip eye to X shaft orientations, and expresses it with the alphabet of two characters (A-z) like (C, D).

[0018] Moreover, before describing an assembly line name above, it is expressed with the same rule as a process line name. The assembly lot NO expresses with the alphabet of three characters, and one character of the start shows the moon which threw in the chip like the erector, and it expresses it by A-J. Moreover, the two remaining characters are expressed by each digit alphabet A-z. A sorting line name is a line name of the grade division process based on an access rate and power consumption, and expresses a chip with the alphabet of one character. The sorting lot NO is expressed with the alphabet of three characters, and one character of the start shows the moon which threw the chip into the sorting process, and it expresses ib y A-J. Moreover, the two remaining characters are expressed by each digit alphabet A-z. A ship date (week) is expressed with the alphabet of one character (A-z), and expresses one year with a week. For example, since February 20, 1993 is the 8th week of the year, it is expressed with H. Moreover, a ship date (day of the week) is expressed in the figure of one character (1-7). For example, if it is Wednesday, it will be expressed as 3.

[0019] With the above rule, the detail of each ID 101-103 is expressed. Arrangement of each item is shown in "the column of the semantics of a code" of <u>drawing 1</u>. Moreover, each item is only expressed with the alphabet etc., the detail has a conversion table for every item, and the content is registered into the database. For example, in the case of a form name, it becomes a conversion table as shown in <u>drawing 3</u>.

[0020] Next, an exclusive storage region is given in the approach of stamping on the front face of a wafer or a chip, using laser, an electron beam, etc. as a grant method of ID, the approach of printing on the front face of a package, and a chip (or product), and how to write in required information, such as ID, electrically in the field is explained.

[0021] It is effective if it carries out using the case of laser marking, for example, carbon dioxide gas, an YAG laser (yttrium aluminum garnet laser), etc. Moreover, marking of ID by laser etc. is stamped, scanning not using a mask, although it carries out using an alphabetic character mask or (the laser beam 401 is irradiated through the glass mask 402 and the image lens 403 in the example of a graphic display at the chip 400) is not illustrating, as shown in drawing 4. The approach of the approach using a mask being suitable for the mass production product, scanning it, and stamping is effective to a multi-form little product. In addition, into a production process, if the mask formation equipment of liquid crystal is used for the mask of an aligner in case the photo-etching method in a production process is used and ID is stamped, the notation of ID which is different by chip each can be formed easily.

[0022] Moreover, when making ID information memorize electrically, exclusive memory, such as EEPROM (Electoric Erasible Read Only Memory), is prepared in the periphery (part by which the chip is not mineed) and each chip of a semi-conductor wafer, and information is made to memorize there. Since this approach makes exclusive memory memorize information, it can hold information required besides ID. For example, it is also possible after inspection of the electrical characteristics of each chip to write information in the storage region only for identifiers of a chip with ID information including this inspection result information etc. Or it is also possible to write the last electrical-and-electric-equipment characteristic inspection information etc. in the storage region only for identifiers of a product with ID information at this inspection and coincidence at the time of the front [shipment] last

electrical-and-electric-equipment characteristic inspection of the package-ized product.

[0023] In addition, when ID information is made to memorize electrically, it is made to be read by written-in ID information with a read-only pin or a read-only instruction (special instruction which does not participate in the operating state of a semiconductor device).

[0024] Next, the marking location of each ID and the timing to stamp are explained.

[0025] In the case of said wafer ID 101, as are shown in (a) of drawing 5, and shown in (b) of the circumference part (field which does not form the pattern around wafer surface) 501 of the part where the pattern of the front face of a wafer 200 is minced, or drawing 5, ID101 is minced into the side-face part 502 of a wafer 200 (it inscribes). As for the stage to mince ID, it is desirable to consider as timing just before throwing a lot into a before process line and performing the first processing in a wafer. The information when being processed as a wafer after that by putting in a wafer ID 101 at this stage is manaecable by the sheet.

[0026] As shown in (a) of drawing 6, in the case of said chip ID 102, moreover, the rear face 601 of a chip 400 (near field where processing of membrane formation etc. is not carried out), As shown in (b) of drawing 6, or the side face 602 of a chip 400, Or as shown in (c) of drawing 6, a chip ID 102 is minced to the lateral part (field which does not form the circuit on the front face of a chip) 503 of the part with which the circumference circuit in the front face of a chip 400 is made and jammed (it inscribes). It is desirable to consider as the timing in front of probe inspection as a stage to mince a chip ID 102. It is because probe inspection measures a property electrically to all the chips in a wafer, so, as for the reason carried out like this, management of a chip unit is needed after this.

[0027] For example, a chip ID 102 stamps ID102 on each chip 400 using a liquid crystal mask etc. in the case of the last passivation. In this case, since a chip ID 102 is put in after attaching a protective coat 701 as shown in drawing 7, if it is fields other than bonding pad 702, even if the circuit pattern exists under a protective coat 701, the effect of what will not be received in a product property, either. Therefore, if it makes as [inscribe / in the case of the last passivation / a chip ID 102], since marking of a chip ID 102 is attained and the alphabetic character of a chip ID 102 can be greatly written in by this also in the surface field of chips 600 other than (c) of drawing 6, ID recognition can be performed easily.

[0028] Moreover, as shown in <u>drawing 8</u>, printing gives said mark 103 to the front face of the package (sealing agent) 801 of a product 800. The stage of printing of this mark 103 is suitably considered as an event, after the access rate and power consumption (power) of each product 800 sorted out the product 800. The well-known proper technique can adopt printing. In addition, grant of a mark 103 can also adopt the ID grant technique in which the laser beam etc. was used depending on the case besides printing.

[0029] Since the assembly lot NO, the sorting line name, and the sorting lot NO are contained in this mark 103 as described above, and it can be easily coped with even if it newly makes a lot ranging over a different lot-to-lot wafer, and it is collectively contained in the mark 103 by the information on a before process even if it is moreover products, such as the same sorting lot NO, in this case, on the occasion of failure analysis etc., it has certain and sufficient information.

[0030] Moreover, although it writes in the storage region of dedication when making ID information memorize electrically, since the input of the mark information after a package is enabled at this time, an exclusive pin is used for the test program of the circuit tester of the package-ized product, and if the program which writes in ID information (mark information) is added, the writing and test of ID information (mark information) is about the writing and test of ID information are prepared. And when referring to the content of ID information (mark information) written in electrically, from this read-only pin 902 of ID information are prepared. And when referring to the content of ID information (mark information) written in electrically, from this read-only pin 902, information is called and the content is outputted to a display 904. The output at this time is read using the probe 903 grade of dedication, and is outputted to a display 904. In addition, of course, it is also possible to write said chip ID information in the storage region only for identifiers of each chip.

[0031] Next, the configuration of the management analysis system of the above mentioned product ID

used in the example of this invention is explained. <u>Drawing 10</u> is the block diagram of the management analysis system of the product ID concerning the example of this invention.

[0032] This system shown in drawing 10 The manufacture condition database 1001 (it abbreviates to DB hereafter), The facility conditions DB1002, DB1003 of an inspection value of standard, and DB1004 containing the information on a manufacturing specification, DB1005 in which the data measured at each process are stored, and design information DB1006, DB1007 containing the information for taking the notation of each production line, and the response of a actual line name, DB1008 containing the information for taking a response of the notation showing each form name and a form name, DB1009 containing the information for taking a response of the notation which shows each lot, and the actual lot NO, DB1010 containing the information for taking a response of the notation which shows each wafer, and the actual wafer NO, the know how DB1011 which accumulates the analyzed result, and each information and ID are consisted of an ID managerial system 1012 which performs matching and various kinds of analyses. As shown in drawing 10, each other exchange is possible for various information.

[0033] In this invention, the following activities are attained by using aforementioned ID. [0034] First, how to perform investigation of a defect generating process and the cause of a defect is explained from the result of probe inspection.

[0035] When abnormalities - the yield in probe inspection falls rapidly -- occur, it checks what kind of defect has occurred by probe inspection of the wafer which abnormalities generated first.

[0036] In probe inspection, let the fail bit map 1100 in which the result of having checked the actuation of memory cell each in a memory chip as shown in <u>drawing 11</u> is shown, and the category map 1200 in which the result of having investigated the electrical property of a chip as shown in <u>drawing 12</u> is shown be inspection result data. And using both this map, the content of a defect and a defect generating location are checked, and the cause of a defect is presumed.

[0037] For example, with a fail bit map 1100, when it is presumed that a foreign matter and an appearance reason are poor, in the system of said drawing_10, said wafer ID was used as the key, and appearance reason are poor, in the system of said drawing_10, said wafer ID was used as the key, and each inspection was conducted at which process, or an operator searches DB (database) of dust-particle-inspection data and each visual-inspection data, and calls desired data on the display of a system. [0038] Then, the chart 1300 of an inspection process as shown in drawing_13 is displayed on a display. In this drawing, an axis of abscissa is the process name 1301, and an axis of ordinate is the inspection name 1302. The process to which the O mark 1303 is attached in the chart 1300 means having inspected the inspection name column. For example, dust particle inspection is conducted by "A process" 1304, "C process" 1304, "C process" 1305, and ...

[0039] And desired data will be displayed, if an operator does the pick of the column to which O mark sticks with the mouse etc. and chooses which carbon button of "graph" 1306, "map" 1307, and "data" 1308 on a screen.

[0040] For example, the pick of the column 1304 of "A process" of a foreign matter is carried out, and if the carbon button displayed as "map" 1307 is chosen, the foreign matter map 1400 as shown in <u>drawing 14</u> will be displayed. On this foreign matter map 1400, an operator can check the generating situation of a foreign matter.

[0041] Moreover, if all the processes that conducted dust particle inspection with the chart 1300 of drawing 13 are chosen and it carries out the pick of the earbon button of "graph" 1306 in analyzing statistically in what stroke the foreign matter was generated, the generating history graph 1500 of a foreign matter as shown in drawing 15 will be displayed. From the generating history graph 1500 of this foreign matter, it can grasp immediately what kind of how many foreign matters were generated at what process. And when checking the location of the generated foreign matter after this, what is necessary will be just to analyze using the foreign matter map 1400 of drawing 14.

[0042] Moreover, the generating location of different data can be easily compared now by making the multiple selection of the data of a different inspection, and indicating by the map with the chart 1300 of drawing 13.

[0043] For example, if the column 1304 of "A process" of dust particle inspection and the column 1309

of "B process" of visual inspection are chosen and the pick of the carbon button of "map" 1306 is carried out, the map 1600 which displayed dust-particle-inspection data and visual-inspection data as shown in drawing 16 collectively on the same wafer will be outputted. When the data of an appearance (a poor appearance) lap with a foreign matter like [in / 1601 / a map 1600 (for example, a chip field)] and it is displayed at this time, presumption of the cause of a defect and narrowing [of a defect generating process] down the poor appearance of that location are having generated at the process before "A process", since the foreign matter's adhered to homotopic possible easily.

[0044] Next, the cause investigation approach when abnormalities occur like an erector is explained. [0045] For example, according to the aging process, i.e., the process which performs a heat deterioration trial, when a defect occurs, the greater part of the defect has a cause, and it is considered by the before process. There are the following approaches as the cause investigation approach of the chip made by carrying out the dicing of the wafer.

[0046] First, in the system of said drawing 10, an operator searches DB (database) by using Chip ID as a key, and calls as a chart the manufacture history information on a wafer that the chip concerned is included, on the display of a system. And an operator compares the manufacture history of the chip which became the manufacture history of the chip which became an excellent article at the aging process, and a defect, extracts a point of difference, and is made to have cause investigation performed based on the displayed chart.

[0047] Moreover, the analysis result performed above is accumulated in said know how DB1011 as know how. The prediction of the aging percent defective like an erector henceforth of is attained using this know how at the event of a before process. Therefore, since it becomes controllable [the input of an after process], a curback and efficient production of a surplus article can be performed.

[0048] Moreover, at the sorting process, an access rate and power consumption are performing the grade division of a chip. There are the following approaches as an approach for producing efficiently the product of grade which a customer orders.

[0049] First, the manufacture history information on a high grade article and a low grade article is called from DB by using said chip ID as a key, and it is made to display on the display of a system as a chart in the system of said drawing 10. And based on this displayed chart, an extract and analysis of a point of difference are performed, and rationalization of the item used as a cause is attained.

[0050] Since the result manufactured according to a condition and its condition to the same table [like / manufacture conditions, facility conditions, and a measurement result] combines and is displayed as manufacture history information on the display of a system by Mr. ** In a prototype stage or a mass production starting stage, since the result can be immediately checked when some conditions are set up and manufactured, it becomes possible to shorten substantially the period (time amount) which determines the value of a monograph affair.

[0051] Moreover, it is in the middle of manufacture, and since the cause of a defect can be immediately extracted by checking the chart of manufacture history when a defect occurs, for example, when the cause which was generated at the after process and which was poor and caused the defect suits a before process, large compaction of analysis time amount can be aimed at.

[0052] Next, when a defect occurs for the product over a customer, how to cope with a customer claim is explained.

[0053] first, the products and the contents of a claim which became a defect from the customer be collect, and a hand retrieve process manufacture history information from DB, call said mark indicated on the package of a product, and make a loan display it as a chart on a display after the chip concerned in the system of said drawing 10. And after calling, many items of the process considered to be the cause of a defect are extracted, and cause investigation is made to be performed from the manufacture history information on a process.

[0054] Moreover, when it is judged that the cause of a defect is in a before process, the manufacture history information on a before process is retrieved and called from DB by using said chip ID as a key, and it is made to display as a chart on a display in the system of said <u>drawing 10</u>. And a defect generating process and many items are extracted, a detailed analysis is performed, and it is made to

carry out specification of the cause of a defect, and a defect generating process from the called information.

[0055] Moreover, it can investigate whether there is any excellent article chip within the form same as an approach of finding the cause of a defect at an early stage as a chip with a claim, and the same lot / the same wafer, the manufacture history information on a chip with a claim can be called, a point of difference can be extracted by comparing both, and the cause of a defect can also be studied.

[0056] moreover, the wafer ID of the chip which had the claim from the customer — a key — the same wafer as the chip concerned, and the same lot — further About the chip which may investigate whether there is any possibility that abnormalities may occur and abnormalities may generate about the chip concerned and the chip which is in another lot by the same form manufactured mostly at the same stage A hand can search the customer by whom the chip which abnormalities may generate crossed ID information to the loan, and can warn of it or notify a customer of that abnormalities occurred or it generating. Thereby, the credibility to a customer can be raised.

[0057] As mentioned above, by using the system of this example, the information on an assembly production line, an assembly condition, an assembly stage, a wafer process production line, an assembly stage, a wafer process production line, an assembly stage, as wafer process production line, an amunifacture to, a manufacture wafer, and a manufacture wafer location can be sequentially retrieved by the ability using above mentioned ID as a key, and down stream processing which is the manufacture history of the product which became a defect, a manufacturing installation, manufacture conditions, a manufacture result, and an inspection result can be sequentially retrieved from this retrieval information. Moreover, from this retrieval information, the sale place of the same manufacture lot can be searched and specified, and a sale place can be told about a defect generating situation.

[0058] Moreover, down stream processing of the process manufactured before the inspection process, a manufacturing installation, manufacture conditions, a manufacture result, and an inspection result can be searched by using the system of this example by using as a key ID of the product which became a defect in inspection at the process in the middle of manufacture. Furthermore, the manufacturing installation of the special make article processed to the time of being able to come, simultaneously a defect product being processed and abbreviation coincidence, manufacture conditions, a manufacture result, and an inspection result can be doubled and searched.

100591

[Effect of the Invention] Since the cause of a defect can be promptly reported to a customer's claim as mentioned above according to this invention, service to a customer improves. Moreover, since a cause is analyzed and can be coped with at an early stage also to the defect generated within the production process, the yield can be improved at an early stage. Furthermore, since the analyzed result can be accumulated as know how, from inspection data and manufacture data in the middle of having manufactured at the front process, the last yield can be predicted and the amount of manufactures can be controlled according to a volume. Generally, according to this invention, high manufacture of productive efficiency is attained and the industrial value is great.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the explanatory view showing the content of a code of ID (identifier) of the product (semiconductor device) used in the example of this invention.

[Drawing 2] It is the explanatory view showing the position coordinate (chip coordinate in a chip NO slack wafer) of the chip arranged on the wafer.

[Drawing 3] It is the explanatory view showing one response-related example of the form name notation and the content of the product (semiconductor device) used in the example of this invention.

[Drawing 4] It is the explanatory view showing one example of the grant technique of ID by laser marking used in the example of this invention.

Drawing 5] It is the explanatory view showing the example of the grant field of the wafer ID in the wafer by the example of this invention.

[Drawing 6] It is the explanatory view showing the example of the grant field of the chip ID in the chip by the example of this invention.

[<u>brawing 7]</u> It is the explanatory view showing one example of the grant field of the chip ID in the chip after the protective coat formation by the example of this invention.

[Drawing 8] It is drawing having shown one example of the grant field of the package ID in the package-ized product by the example of this invention (mark).

[Drawing 9] It is the explanatory view which is used in the example of this invention and in which showing the outline of a configuration of reading and displaying ID information on the storage region of dedication from the product which wrote in ID information electrically.

[Drawing 10] It is the explanatory view showing the configuration of the management analysis system of the product ID used in the example of this invention.

[Drawing 11] It is the explanatory view showing one example of the fail bit map by probe inspection.

[Drawing 12] It is the explanatory view showing one example of the category map by probe inspection.

[Drawing 13] It is the explanatory view which was displayed on the display of the system of drawing 10

and in which showing one example of the chart of an inspection process.

[Drawing 14] It is the explanatory view which was displayed on the display of the system of drawing 10

and in which showing one example of a foreign matter map.

[Drawing 15] It is the explanatory view which was displayed on the display of the system of drawing 10 and in which showing one example of the generating history graph of a foreign matter.

[Drawing 16] It is the explanatory view showing one example of a map which displayed collectively the dust-particle-inspection data and visual-inspection data which were displayed on the indicating equipment of the system of drawing 10 on the same wafer.

[Description of Notations]

101 Wafer ID

102 Chip ID

103 Mark (ID of Package)

200 Wafer

- 400 Chip
- 401 Laser Beam
- 402 Glass Mask
- 403 Image Lens
- 501 502 ID grant field in a wafer
- 601, 602, 603 ID grant field in a chip
- 701 Protective Coat
- 702 Bonding Pad
- 800 Product
- 801 Package (Sealing Agent)
- 901 Pin Only for Writing of ID Information
- 902 Read-only Pin of ID Information
- 904 Display
- 1001 Manufacture Condition Database
- 1002 Facility Condition Database
- 1003 Database of Inspection Value of Standard
- 1004 Database Containing Information on Manufacturing Specification
- 1005 Database with which Data Measured at Each Process are Stored
- 1006 Design-Information Database
- 1007 Database Containing Information for Taking Notation of Each Production Line, and Response of Actual Line Name
- 1008 Database Containing Information for Taking Response of Notation Showing Each Form Name and Form Name
- 1009 Database Containing Information for Taking Response of Notation Which Shows Each Lot, and Actual Lot NO
- 1010 Database Containing Information for Taking Response of Notation Which Shows Each Wafer, and Actual Wafer NO
- 1011 Know How Database Which Accumulates Analyzed Result
- 1012 ID Managerial System
- 1100 Fail Bit Map
- 1200 Category Map
- 1300 Chart of Inspection Process
- 1400 Foreign Matter Map
- 1500 History Graph of Foreign Matter
- 1600 Map Which Displayed Dust-Particle-Inspection Data and Visual-Inspection Data Collectively on the Same Wafer

[Translation done.]

* NOTICES *


JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]


図1




[Drawing 3]

化号	詳細内容			
44	IMDRAM			
88	4MD RAM			
cc	1 SMDRAM			
	:			
	:			
/				

[Drawing 4]












[Drawing 2]




[Drawing 9]







[Drawing 10]










[Drawing 13]





[Drawing 15]





[Translation done.]